

Mineure CalHau2

# CUDA: TD-TP-1

## Global memory & registers

**Stéphane Vialle**




Stephane.Vialle@centralesupelec.fr  
<http://www.metz.supelec.fr/~vialle>

# 1 – Grille 2D de blocs 1D de threads (k0)

$$MatrixSide = k \cdot BlockSize_x$$

Implanter des accès coalescent  
à la mémoire globale




Pavage 1D de  
la matrice C

Sous-matrice  
calculée par un  
bloc 1D de  
threads

# 1 – Grille 2D de blocs 1D de threads (k0)


$MatrixSide \neq k \cdot BlockSize\_x$

Implanter des accès coalescent  
à la mémoire globale




## 2 – Etude de la coalescence de k0

- Coalescence des accès à A ?
- Coalescence des accès à B ?
- Coalescence des accès à C ?



- Si on remplace A par  $A^t$  ?
- Si on remplace B par  $B^t$  ?

- Si on garde A, B et C,  
et si on garde des blocs 1D en x (et une grille 2D)  
MAIS : si un bloc traite un segment de colonne ?




- Intervertissez le calcul des indices de ligne et de colonne et re-mesurez les performances

# 3 – Grille 2D de blocs 2D de threads (k1)

$$\begin{aligned} \text{MatrixSide} &= k1.\text{BlockSize}_x \\ &= k2.\text{BlockSize}_y \end{aligned}$$

Implanter des accès coalescent  
à la mémoire globale




Pavage 2D de  
la matrice C

Sous-matrice  
calculée par un  
bloc 2D de  
threads

# 3 – Grille 2D de blocs 2D de threads (k1)

$MatrixSide \neq k1.BlockSize_x$   
 $\neq k2.BlockSize_y$

Implanter des accès coalescent  
à la mémoire globale



Pavage 2D de  
la matrice C

Sous-matrice  
calculée par un  
bloc 2D de  
threads

# CUDA TD-TP-1

## Global memory & registers

End